Multiplexer ve Demultiplexer Devreleri

Multiplexer ( Mux )  ve  Demultiplexer  ( Demux )  devreleri  dijital  elektronikte veri  iletişim  işlemlerinde  çok  yaygın  olarak  kullanılan  bileşimsel  ( Combinational )  devrelerdir.  Multiplex  “çoktan  bire”,  demultiplex  ise  “birden  çoğa”  anlamına  gelir.  Aşağıdaki  şekilde  Multiplex  ve  Demultiplex  işlemlerinin  mekaniksel  eşdeğeri  görülmektedir.

   

Bir   Multiplex  ve  Demultiplex  işlemlerinin  mekaniksel  eşdeğeri

Şekilde  1  numaralı  seçili  anahtarların  açık  bulunduğu  taraf  multiplexer,  2    numaralı  seçici  anahtarın  bulunduğu  taraf  Demultiplexer  olarak  çalışmaktadır.  1  ve  2   numaralı anahtarların   eşzamanlı  ( senkronize )   olarak   çalıştığını   düşünelim. Buna  göre  1  nolu  anahtar  A  hattına  bağlı  iken  2  numaralı  anahtarıda  A  hattına  bağlı  olacaktır.  Aynı   şekilde  1  nolu  anahtar  B  hattına  bağlandığında  2  nolu  anahtarda  B  hattına  bağlanır.  Şimdi  1  numaralı anahtarın  sırayla ve  büyük  bir  hızla  A,B,C,D  uçlarına  irtibatlandırıldığını   düşünelim.  Aynı  şekilde  eşzamanlı  çalışan  2  numaralı  anahtar da  sırayla  A,B,C  ve D  uçlarına  bağlanacaktır.

Böylece  sadece  bir  hat  kullanılarak  4  hattaki bilgiler  karşı  tarafa  aktarılmış  olur.  Bu  mekanik  örnekten  sonra  sırayla  elektronik  Multirlex  ve  Demultiplex   devrelerini  inceleyelim.

Multiplexer

Multiplexer  devreler;  “çoktan  bire”  anlamına  gelir.  Multiplexer  devresinde  birden  fazla  giriş  ve  bir  çıkış  vardır.  Devrede  bir de  seçici  giriş  vardır.  Seçici  girişindeki  sinyale  bağlı  olarak  herhangi  bir  anda,  girişlerden  sadece  bir  tanesi  çıkışa  gönderilir.

S1 S0 Y
0 0 A
0 1 B
1 0 C
1 1 D

Fonksiyon Tablosu

Blok Diyagram

Bu  devrede  S0  ve  S1  girişleri  0 0   olduğunda  A  girişinde  bulunan  bilgi  çıkışa  aktarılır.   S0=0  ve  S1=1  olduğunda  ise  B  girişindeki  bilgi  çıkışa  aktarılır.  Anı  şekilde  S0=1  ve  S1=0  olduğunda  C  girişindeki,  S0=1  ve  S1=1  olduğunda  ise  D  girişindeki  bilgi  çıkışa  aktarılmış  olur.  Böylece  girişlerden  hangisinin  çıkışa  gönderileceği  S0  ve  S1  seçicileri  tarafından  tayin  edilmiş  olur.

TTl  74151  entegresi  8 ‘den  1 ‘e  multıplexer  olarak  çalışır.  Aşağıdaki  şekilde  74151  entegresi  bacak  bağlantısı  ve  fonksiyon  tablosu  görülmektedir.     

Strobe
S

  Seçici
C  B  A

Çıkış
Y

1
0
0
0
0
0
0
0
0

 X  X  X
0   0   0
0   0   1
0   1   0
0   1   1
1   0   0
1   0   1
1   1   0
1   1   1

0
D0
D1
D2
D3
D4
D5
D6
D7

Fonksiyon  Tablosu

Bu  devrede  8  giriş  1  çıkış  bulunur.  Herhangi  bir  anda  girişlerden  sadece  bir  tanesi  çıkışa  iletilir.  Hangi  girişin  çıkışa  iletileceği  seçici  uçlardaki  binary  ifade  tarafından  tayin  edilir.  Örneğin  seçici  uçlarda  A = 1,  B = 0  ve  C = 1  ise  D5  girişi  çıkışa  iletilir.  Strobe  (S)  ucu  izin  (enable)  ucu  olarak  çalışır.  Strobe  (izin )  ucu  1  olduğunda  seçiciler  ne  olursa  olsun  çıkış  0 olur.  Devrenin  normal  fonksiyonunu  yerine  getirebilmesi  için  Strobe   ucuna  0  uygulanması  gerekir.

Multiplexer Entegresi :

74153  entegresi  bünyesinde  2  adet  4 – 1  multiplexer  bulunur.  Aşağıdaki  şekilde  multiplexer  entegresinin  bacak  bağlantıları  görülüyor.

A  ve  B  girişleri  bilgi  seçici  girişleridir.  Bu entegrede  iki  adet  1 – 4  multiplexer  bulunduğunu  daha  önce  belirtmiştik.  Multiplexerlerden  birincisinin girişleri  1C0,  1C1,  1C2  ve  1C3  uçlarıdır.  Bu  multiplexerin  çıkışı  1Y  ucundan  alınır.  1G  ucu da  birinci  multiplexerin  izin  (strobe)  ucudur.  Multiplexerin  çalışması  için  izin (strobe)  ucuna  0  uygulanmalıdır.

İkinci  multiplexer de  tıpkı  birinci  multiplexerin  özelliklerine  sahiptir.  İkinci  multiplexerin  girişleri  2C0, 2C1,  2C2  ve 2C3  uçlarıdır.  2G  ucu  ikinci  multiplexerin  izin  ucudur.  İkinci  multiplexerin  çıkışı  2Y  ucudur.

A  ve  B  bilgi  seçici  girişleri  her  iki  multiplexeri de  kontrol  eder.  Aşağıda  74153  multirlexerin  doğruluk  tablosu  görülmektedir.

GİRİŞLER ÇIKIŞ
BİLGİ SEÇİCİ İZİN
B A G Y
X X 1 0
0 0 C0
1 0 C1
0 0 0 C2
1 0 0 C3

74153  Multiplexer  doğruluk  Tablosu

Doğruluk  tablosundan da  anlaşılabileceği  izin  (G)  ucu  1  olursa  girişleş  ne  olursa  olsun  çıkış  0  olmaktadır.  Multiplexerin  bilgi  dağıtımı  yapabilmesi  için  izin  (G)  ucuna  lojik  0  uygulanmaktadır.G  ucuna  lojik  0  uygulanmaktadır.  G  ucuna  lojik  0  uygulandığında  hangi  girişin  çıkışa  aktarılacağı  B   A  seçici  girişlerdeki  sinyal  tarafından  belirlenir.  Buna  göre,  örneğin  B=1  ve  A=0  ise girişteki  sinyal  C2  çıkışına  aktarılacaktır.

Demultiplexer

Demultiplexer,  bir  girişi  birden  fazla  çıkışa  aktaran  devredir.Aşağıda  bunun hem  blok  diyagramı  hem de  devre  diyagramı  görülmektedir.  Bu  devrede  giriş  ucu,  herhangi  bir  anda  seçicilerin  aldığı  değere  göre  çıkışlaardan  bir  tanesine  ıygulanır.  Örneğin  S=0  ve  S1=0  olduğunda  girişteki  bilgi  A  çıkışına  iletilir.  Aynı  şekilde  S=0  ve  S=1  olduğunda  ise  girişteki  bilgi  B  çıkışına   uygulanır.

Blok   Diyagramı

Devre  Diyagramı

74155   entegresinde  iki  tane  1 – 4  demultiplexer  vardır.  Bu  entegreyi  1-8  demultiplexer  olarak  kullanmak da  mümkündür.  Önce  74155  entegresinin  bacak  bağlantısını  inceleyelim

74155  Multiplexer  entegresi  bacak  bağlantıları

Bu  entegre bağımsız  olarak  çalışabilen  iki  adet  1-4  demultiplexer  devresi  vardır.  Bu  demultiplexerlerden  birisi  girişteki  bilgiyi  tersleyerek  çıkışlardan   bir  tanesine  iletir.  Diğeri  ise  tersleme  yapmaz.  Şimdi  bu  entegrenin  doğruluk  tablolarını  inceleyerek  çalışmasını  açıklayalım

GİRİŞLER ÇIKIŞ
SEÇİCİ İZİN DATA 1Y0 1Y1 1Y2 1Y3

B

A

1G

1C

 

 

 

 

X X 1 X 1 1 1 1
0 0 0 1 0 1 1 1
0 1 0 1 1 0 1 1
1 0 0 1 1 1 0 1
1 1 0 1 1 1 1 0
X X X 0 1 1 1 1

1-4 Demultiplexer  ( tersleyen )

Bu  devrede  1G  ucu  izin  ucudur.  Bu  lojik  0  seviyesinde  tutulursa,  girişteki  sinyal  çıkışlardan  birisine  aktarır. ( tersleyerek ).  Giriş  sinyali  1C  ucuna  uygulanır.  Girişin  hangi  çıkışa  aktarılacağı  B   A  seçici   girişlerine  uygulanan  sinyale  göre  belirlenir.  Örneğin  B=1  ve  A=0  olursa    1C  girişindeki  sinyal  ( tersleyerek )  1Y2  çıkışa  aktarılır.

Aşağıdaki  şekildeki  yine  aynı entegrenin  bünyesindeki  diğer  demultiplexer  görülüyor..  Ancak  bu  demultiplexer  girişteki  sinyali  terslemeden  çıkışlardan  birine  dağıtmaktadır.                

GİRİŞLER ÇIKIŞ
SEÇİCİ İZİN DATA 2Y0 2Y1 2Y2 2Y3

B

A

2G

2C

 

 

 

 

X X 1 X 1 1 1 1
0 0 0 0 0 1 1 1
0 1 0 0 1 0 1 1
1 0 0 0 1 1 0 1
1 1 0 0 1 1 1 0
X X X 1 1 1 1 1

1-4  Demultiplexer  ( terslemeyen )

Bu  devrede  2G  ucu  izin ucudur.  Bu  uç  lojik  0  seviyesinde tutulursa,  girişteki  sinyal  çıkışlardan  birisine  aktarılır.  Giriş  sinyali  2C  ucu  ucuna  uygulanır.  Girişin  hangi  çıkışa  aktarılacağı  B  A  seçici  girişlerine  uygulanan  sinyale  göre  belirlenir.  Örneğin  B=1  ve  A=0  olursa  2C  girişindeki  sinyal  terlene rek 2Y2 çıkışına  aktarılır.